組合せ回路編【Altera DE0】

まず、組合せ回路を記述するのに必要な基本的なことを習得しましょう。
とにかく、たくさん記述して動作させることが習得の近道です。

論理演算【Altera DE0】

まずは基本の演算を。

ビット幅の指定【Altera DE0】

VerilogではC言語のデータ型に相当するものを自分で管理・設計する必要があります。

算術演算【Altera DE0】

Verilogでも算術演算が使用可能です。

数値の指定【Altera DE0】

VerilogではC言語のデータ型に相当するものを自分で管理・設計する必要があります。

条件演算子【Altera DE0】

C言語の条件演算子と同じなので、習得しやすいでしょう。

function文(1)【Altera DE0】

組合せ回路で多用される記述です。

function文(2)【Altera DE0】

function文は習得すると記述が楽になります。
是非習得しましょう。

モジュールとwire【Altera DE0】

Verilogで必須となる記述です。
C言語の関数を習得していればそれほど難しくありません。

Verilog入門へ戻る


トップ   編集 凍結解除 差分 バックアップ 添付 複製 名前変更 リロード   新規 一覧 単語検索 最終更新   ヘルプ   最終更新のRSS
Last-modified: 2011-04-13 (水) 10:54:48 (2173d)