Xilinx(ISE,EDK)の小技

Xilinxのネットリストを作成するには

ISE は大規模な回路を合成するとフリーズする(ひどすぎ)。
こんなときは、サブモジュールをネットリスト化して合成するとよいかもしれない。
ここでいうネットリストは .ngc という拡張子がついたファイルのこと。

  1. Synthesize->Propaty->Xilinx Specific Option タブを選択
  2. Add I/O Buffers チェックを外す
  3. Synthesize を再度行う(Implement Designは再度行う必要なし)
  4. モジュール名、ポートI/O のみ記述した verilog を作成する。

通常の合成でも .ngc が生成されるけど、
サブモジュールとして合成するばあいは I/O のチェックを外す必要がある。
次に、生成したサブモジュールの .ngc を呼び出すため、
インターフェースを verilog で記述する。

module (module name)( input..., output...);
(input input....;)
(output output....;)
endmodule

もちろん module name は .ngc と同じ名前で。
ISEが大規模な回路をちゃんと合成してくれれば
こんなことをしなくてすむのに…。

ModelSim?-XE を Windows Vistaで動作させるには

Vista限定のお話。XPはどのバージョンでも動くみたい(それが当たり前だが)。

ModelSim? を起動するときに右クリックでメニューを開いて
「管理者権限で実行」を選択して起動する。
(Vistaの設定を変えれば、常に管理者権限で起動することも可能)

Vistaは XML で書かれた「マニフェスト」がない場合、
管理者権限でアクセスしないと system の環境変数にアクセスできないそうだ。
XPで動いていたのに、Vistaで動かなくなった。。なんてときには、
とりあえずやってみる価値はあると思う。
インストール時にもこの方法でほとんど回避できた。


トップ   編集 凍結解除 差分 バックアップ 添付 複製 名前変更 リロード   新規 一覧 単語検索 最終更新   ヘルプ   最終更新のRSS
Last-modified: 2008-07-10 (木) 15:35:25 (3211d)